多核强人榜之三:TRIPS架构首席设计师Douglas Christopher Burger

Douglas Christopher Burger是得克萨斯大学计算机科学与电子计算工程系教授,是TRIPS项目主要的架构设计师之一,目前在微软研究院供职。所谓TRIPS架构(Tera-op Reliable Intelli-gently adaptive Processing System),即万亿次高可靠智能适应性处理系统。该系统的设想最初源于德州大学奥斯汀分校两位助教的研究课题,初衷主要是对现有微处理器设计结构的不满。

2005年年底前推出的TRIPS原型芯片中包含4个处理器内核,每个内核在每个时钟周期内能够完成16次运算,整个芯片可以完成64次运算。尽管预计原型芯片的时钟频率为500MHz,理论上可达到每秒种320亿次的运算速度。到2010年,当32纳米制程的处理器制造工艺成熟时,研发小组将把这种芯片的时钟频率提高到10GHz,使其能够在1秒钟内完成1万亿次以上的运算。

Douglas Christopher Burger对TRIPS架构的分析:
TRIPS架构是一种新型架构,据称更适合21世纪的半导体技术。而RISC和IA-64架构(实际上的VLIW架构)分别是在上世纪70年代末和80年代初形成的,更适合那个时期的技术。因而,这两种架构已经不适用于现在的发展,奔腾4和安腾2芯片上的复杂结构就说明了这一点。若采用RISC架构,就给实施多内核处理器(如含有8个以上内核)带来很多困难,而IA-64也因其是按序排列而使其性能有所影响。TRIPS架构是业内率先允许在一个简单的实施过程中处理可升级的多内核(如8、16、32、64内核)的复杂指令的。此外,由于TRIPS本质上比较灵活,可以运行许多不同类型的应用程序(如应用在信号处理、台式电脑、服务器和图形处理的应用程序),因而相比RISC和IA-64更具通用性。

TRIPS超处理器的内核比原有的其他架构处理器的内核更大、更强劲。我们预测,最终芯片将由许多TRIPS内核组成,并且实现同样的性能会比传统处理器使用的内核数目少很多。一块芯片上的内核越多,运行良好的应用程序就越少。因此,在含有8个内核、每个内核16个处理单元的处理器上(如TRIPS架构)运行一个程序,比在含有128个内核、每个内核只有一个处理单元的处理器上(如RISC架构)要容易得多!因此,我们认为TRIPS架构是一个扩展性更强的长期解决方案。

由于TRIPS架构可以缩放成非常小或非常大,我们将它视为一个单一的超级处理架构。小到可以在嵌入式系统中加以采用,如手机和PDA,大到可以应用于高端超级计算集群。