信号完整性和时序分析的模式变化

简单的接口分析经验法则在分析现代高速接口(如DDR2、PCI Express和SATA-II)时非常不合适。随着新兴标准(如DDR3 和5-10 Gbps串行接口)逐渐普及,这个问题将更加严重。如果仅对设计中最短和最长的网络进行信号完整性分析,就不可能鉴别出由于较短连线的长度、过孔数、路由层、AC指标、封装寄生和电源分配等参数的变化而造成的最坏码间干扰、串扰或接脚时序情况。若要更准确地预测系统级噪声和时序余量,就需要采用以接口为中心、包括信号完整性、时序、串扰和电源完整性分析在内的全面的分析方法。

随着信号沿速率和数据速率越来越快以及电压轨的下降,电压高速接口设计与分析的复杂性越来越高。工程经理必须认识到,建立高速接口分析流程需要在仿真库、分析产品和人员方面进行投资。

公司信息: