工具的革命!--赛灵思ISE11.1隆重发布!再次掀起创新设计狂潮!

ISE11.1作者:张国斌
学政经的人都知道:生产工具在生产力的发展中起着决定性的作用,生产力的质的飞跃是以生产工具的重大变革为先导的。
距今3万5千年前,在地球上生活了30万年之久的尼安德特人从欧洲消失了,而同期从非洲出发到达欧洲的现代智人却存活下来成为现在欧洲人的祖先,据研究导致这两种截然不同结果的主要原因就是工具--现代智人的工具要比尼安德特人更先进,可以适应当时的地球寒潮。可见,工具在人类文明的演进中有多么重要的作用!其实在电子设计领域,设计工具同样非常重要,自从电子管发明以来,随着半导体技术的飞速发展,电子设计工具也在发生着变化,从最初的手工绘制电路图到计算机辅助设计,每次随着工具的提升,工程师电子设计能力也在跃升!在可编程器件加速应用的今天,我们欣喜地看到:在可编程器件领域,赛灵思公司再次发起工具的革命!赛灵思ISE11.1不仅是一种全新的开发工具,更为其创新的目标设计平台提供可编程基础部分,从而大幅度提升开发者的效率!为中国工程师的自主创新提供了称手的工具!

赛灵思公司ISE设计套件与IP高级产品营销经理Mark Goosman“与前代 ISE 相比,新版本运行时间更快,响应更迅捷,经过测试,新版本布局与布线速度提高2 倍!仿真性能提高4 倍!”
赛灵思公司ISE设计套件与IP高级产品营销经理Mark Goosman表示,“另外,XST合成的运行速度平均提高 1.6 倍!通过布局与布线优化实现10% 的动态功耗优化,存储器使用率提高 28%!”“存储器使用率提高 28%这意味着大多数人不用升级到昂贵的64位平台就可以进行高性能FPGA的开发!”赛灵思亚太区通信业务拓展高级经理梁晓明解释道。

一、客户应用为先

与以往推出的工具不同,赛灵思公司此次推出的ISE设计套件创新性地提供了四个针对特定领域而优化的配置版本:逻辑版本(Logic Edition)、DSP版本(DSP Edition)、嵌入式版本(Embedded Edition)和系统版本(System Edition)。 每一版本都提供了完整的FPGA设计流程,并且专门针对特定的用户群体(工程师)和特定领域的设计方法及设计环境要求进行了优化,从而使设计人员能够将更多精力集中于创建增值的、具有竞争力的差异化产品和应用。

“经过调研我们发现,随着各代 Virtex® 和 Spartan® FPGA 产品的推出,赛灵思的客户开发人员主要为嵌入式软硬件工程师、DSP 算法开发人员和系统集成人员,他们都使用赛灵思的器件来构建高级片上系统。也就是说,不仅多领域的设计团队在使用赛灵思的器件,而且很多情况下,就连对 HDL设计不了解或了解甚少的人如今也都在用赛灵思 FPGA开展系统设计工作。”赛灵思亚太区市场及应用总监张宇清解释了新版本的开发思路,“在推出 ISE 设计套件 11.1之前,赛灵思为所有客户提供了一套完整的工具和 IP。每个用户可以根据 FPGA 编程的需要选择使用不同的工具。不过,如果客户对逻辑/连接设计不熟悉的话,可能会对众多工具和IP的选择感到无所适从。举例来说,如果客户不熟悉硬件调试,可能就不了解 ChipScope™ Pro 分析器的优点,不知道这款工具能自动完成调试任务,可以帮助用户简化设计工作。为了帮助不同设计领域的用户在熟悉的可定制环境中更高效地开展设计工作,赛灵思现在推出了四种全新的ISE 设计套件配置版本:逻辑版本、嵌入式版本、DSP 版本和系统版本。每个版本都包括创建、验证和实施所需要的所有工具和IP。”
新的ISE设计套件提供了四个配置版本
•ISE设计套件逻辑版本(ISE Design Suite Logic Edition)针对采用赛灵思基础目标设计平台(Xilinx Base Targeted Design Platform)、主要关注逻辑和连接功能的设计人员而优化。这一版本包括: ISE Foundation、ISE Simulator、PlanAhead™ 设计和分析工具, ChipScope™ Pro 调试以及串行 I/O工具包、丰富的基础IP目录产品以及位流生成/器件编程工具。

•ISE设计套件DSP版本 (ISE Design Suite DSP Edition) 针对采用赛灵思DSP领域目标设计平台(Xilinx DSP Domain Targeted Design Platform)、主要面向算法、系统和硬件的设计人员而优化。这一版本包括: System Generator for DSP、AccelDSP™ 综合工具和DSP专用IP,以及逻辑版本中所包括的所有基础级FPGA设计工具和技术。

•ISE设计套件嵌入式版本(ISE Design Suite Embedded Edition)针对采用赛灵思嵌入式领域目标设计平台(Xilinx Embedded Domain Targeted Design Platform)的嵌入式系统设计人员(硬件和软件设计师)而优化。这一版本包括:带Platform Studio 设计套件的嵌入式开发套件 (EDK),目前作为独立产品提供的软件开发套件(SDK),包括MicroBlaze™软处理器在内的嵌入式应用专用IP,以及逻辑版本中包括的所有基础级FPGA设计工具和技术。

•ISE设计套件系统版本(ISE Design Suite System Edition) 针对采用赛灵思连接领域目标设计平台(Xilinx Connectivity Domain Targeted Design Platform)的系统设计人员而优化。这一版本包括: 逻辑版本、DSP版本和嵌入式版本三个版本中包含的所有工具、技术和IP。

赛灵思公司ISE 设计套件高级营销总监Tom Feist“新的FPGA用户会来自不同的设计领域,他们采用不同的方法来完成设计。用一种设计流程或设计环境满足每个设计者的需要已经不再现实。” 赛灵思公司ISE 设计套件高级营销总监Tom Feist先生说,“我们ISE 11.1正为这种需求而推出。通过为设计人员提供针对其工作的目标设计平台所需的工具,帮助他们以尽可能快的时间完成从概念到生产的整个流程。 这一特定领域优化的方法为FPGA设计工具的互操作性设立了新的基准。这也是赛灵思公司两年多时间进行密集研发,并对早期试用客户进行大量测试的成果。”

“以需求为先,为用户打造最适用的平台。”这个理念听起来是不是很熟悉?现在风靡全球的山寨现象的精髓就是这点!看来赛灵思是抓住了电子产业发展的精要。无怪乎去年赛灵思CEO Moshe Gavrielov在接受采访时表示对深圳的山寨现象很有兴趣。

“对于几乎所有希望使用FPGA的设计人员来说,ISE11.1在全面的设计环境方面提供了非常重大的进步。” Atomic Rules公司首席技术官Shepard Siegel先生说, “根据我们采用ISE 设计套件11.1预发布版本完成多项设计所获得的经验,我们在设计项目的所有方面都实现了相当大的提高,包括运行时间缩短1/3,资源利用率和Fmax性能提高10%。”

二、生产力更高、设计速度更快、,设计结果更佳
在ISE 设计套件11.1版本中,赛灵思公司还改善了整个设计流程中不同工具间的通信,实现了所有设计配置间的无缝互操作,并采用了EDA行业标准的FLEXnet许可证管理解决方案来保证突破性的性能、功耗和成本优势。

嵌入式和DSP设计流程实现了更为紧密的集成,使得在单个系统中实现嵌入式、DSP、IP和专用模块更为容易。 新的多线程布局布线功能、SmartXplorer 和 ExploreAhead工具支持的分布式处理技术以及第二代SmartGuide™ 技术相结合可以将编程速度和增量修改时的运行速度提高一倍,加快时序收敛过程。设计流程中的每一步都针对每天进行更多次设计反复(more “turns per day”)进行了优化。 同时,ISE设计套件 11.1版本还采用了更先进的功率优化算法,并通过在所有配置的版本中整合全功能PlanAhead 设计和分析软件提供了无与伦比的设计可视性。 设计师能够更加高效地评估、分析和优化设计实施结果,从而获得更高的性能、更高的器件利用率和更佳的设计质量。
此外,ISE 设计套件 11.1版本的用户现在还拥有更大的灵活性来定制安装并监控使用情况。 赛灵思新采用的流动许可证管理方案允许在多个不同地点的多个用户访问同一个许可证,这样能够以更高的成本效率支持大型或分布式设计机构工作,并帮助降低总体项目成本。 同时,用户也可以选择使用结点锁定的许可证管理方式将软件使用限定在单台机器上。

三、ISE 设计套件中包括哪些新型 IP 内核?
ISE 设计套件 11.1 版本中提供了众多全新的 IP 内核。
•数学函数:
Multiply Adder v2.0 —— 执行两个操作数的乘法,并采用 XtremeDSP™ 解决方案切片将完全精确的乘积与第三个操作数相加(或相减)。
Multiply Accumulator v2.0 —— 接受两个操作数,即一个乘数和一个被乘数,获得的乘积用 XtremeDSP 片加上(或减去)上一个结果。

•视频和图像处理:
Color Correction Matrix v1.0 —— 高度优化的常量系数矩阵乘法核心,使用 XtremeDSP 切片校正视频数据流的色彩;
Color Filter Array Interpolation v1.0 —— 高质量硬件块,插在 RAW 传感器数据和 RGB 色域之间;
Defective Pixel Correction v1.0 —— 针对“实时”运算优化的 IP,可根据相邻像素用内插值自动检测并校正缺陷像素;
Gamma Correction v1.0 —— 经过全面检测和优化的硬件块,可操作每个像素的值,从而实现伽玛调节;
Image Processing Pipeline v1.0 —— 具备丰富特性的专用硬件内核,经精心优化可从 CMOS/CCD 传感器通过既定的一组参数自动生成图像;
Video Scaler v1.0 —— 高质量扩展解决方案,可实施多相和线性插入等多种设计方案,从而实现上下缩放扩展。

此外,ISE 设计套件 11.1 还显著改进 Xilinx CORE Generator™ System,其中包括:

o通过选择“仅与选定部件兼容的 IP”查看所选器件系列的 IP 内核支持;
o生成 ISE 项目文件,以协助项目浏览器( Project Navigator)中 IP 内核的集成和管理;
o选中的视频和图像处理内核可生成“EDK Pcore”,以便在 Xilinx Platform Studio 项目中集成和管理 IP 内核;
o以下 IP 内核具有自动将内核更新为最新版本的功能:Adder Subtractor、Accumulator、Binary Counter、Block Memory Generator、Complex Multiplier、CORDIC、Multiplier 以及 RAM-based Shift Register 等;
o能借助不同于最初生成内核所使用的项目设置重新生成所有 IP 内核。

“ISE 11.1 的Base System Builder 现在可支持创建双处理器设计方案,就是说可以不用FPGA构建双核系统,处理器为赛灵思的MicroBlaze,如果你构建的多核之间不需要共享高速缓存的话,最高可以构建出1024核的系统。”梁晓明解释道,“MicroBlaze 处理器 7.20 版的最新特性包括MicroBlaze/多端口存储器控制器交叉优化,其中包括回写式高速缓存 (write-back cache),不仅可减小占位面积,同时还可提高解决方案的性能。”

ISE 11.1 为DSP 设计人员提供的优势包括:AccelDSP 合成工具如今可在 VHDL 生成过程中充分发挥 CORE Generator 系统的 LogiCORE 作用。每个操作符均针对目标器件进行了优化。这一进程确保了至目标硬件资源的映射。这样,与 10.1 版本相比,11.1 设计套件不仅将 Fmax性能提升 1 倍,而且还可提高性能并减少面积操作符。借助 ISE 设计套件 11.1,System Generator for DSP 工具除能在 Microsoft Windows 上运行之外,还能在 Linux 上运行。

三、价格和供货情况
ISE 设计套件 11.1版本支持Virtex-5 和 Spartan-3 FPGA系列的全面的领域专用版本现在即可提供。 对Virtex-6 和 Spartan-6 FPGA的支持通过ISE设计套件 11.1版本的早期试用计划提供,对Virtex-6 和 Spartan-6 FPGA的全面大规模支持将在ISE 设计套件11.2版本中提供。

ISE设计套件11.1版本结点锁定许可证的美国零售价起价为:逻辑版本2,995美元、 嵌入式版本3,395美元、DSP版本4,195美元、系统版本 4,595美元。 灵活的流动许可证管理方式目前也可提供。 客户可从赛灵思网站免费下载 ISE 设计套件11.1 版本的全功能30天评估版本。 有关 ISE 11.1 软件套件的更多信息,请访问 www.xilinx.com/cn/ISE

“在赛灵思网站上我们还提供免费的Webpack开发工具给工程师,ISE® WebPACK™ 实现了 HDL 综合与仿真、实现、器件适配与 JTAG 编程。如果不是很大的设计,可以用这个免费的工具进行。”张宇清表示。
这里可以现在免费的ISE® WebPACK

背景资料
ISE 设计套件11.1 简介

ISE® 设计套件11.1版本(ISE™ Design Suite 11.1)在为嵌入式、DSP和逻辑设计人员提供FPGA设计工具和IP产品方面确立了业界新标准。作为赛灵思目标设计平台战略的一个重要里程碑,最新版ISE® 设计套件11.1的推出可支持更简单、更智能的设计方法。这主要是通过以下几个方面的独特组合实现的:
基于用户群体而优化的多种配置版本 - 赛灵思设计工具和IP提供了四种不同的针对特定领域(或设计人群)优化的版本,提供基于特定领域所熟悉的设计方法,可以大大提高设计人员的生产力。

改进了Project Navigator 和 System Generator for DSP、Platform Studio (EDK) 和 Core Generator™ System之间的交互通信 - ISE设计套件能够更好地处理源文件和约束文件,不需要用户的专门干预,在基础工具和领域优化的工具之间提供了更加无缝的设计流程。

突破性的生产力、功耗和性能优势 - ISE设计套件可将基于Virtex®-5 和 Spartan®-3 FPGA的设计所需要的开发周期缩短多达50%,动态功耗降低10%,工具运行速度达到原来的两倍。同时还支持先期使用客户现在就可以采用新一代Virtex-6 和 Spartan-6器件基础之上的目标设计平台开始新设计。

采用业界标准的流动或结点锁定许可证从而提供了更大的灵活性- 新采用的FLEXnet许可管理技术允许流动许可证通过网络在多个用户间方便地共享。这也就意味着多名设计人员组成的团队可以降低其项目成本。FLEXnet许可管理技术实现单个软件许可满足多个不同用户需要。

ISE设计套件:
逻辑版本(Logic Edition)

ISE设计套件: 逻辑版本支持快速访问和使用从前端直到后端的完整FPGA设计流程,提供的工具和基础IP覆盖设计输入、引脚分配、综合、验证(包括片上调试)、实施、布局/分析、位流生成以及器件编程功能。

ISE设计套件:逻辑版本包括:
•ISE Foundation™ 软件
•ISE Simulator
•PlanAhead™ 设计分析工具
•ChipScope™ Pro Analyzer
•ChipScope Pro Serial I/O Toolkit
•Base-level IP

与ISE设计套件先前版本相比运行速度更快:
赛灵思综合技术 – 速度是原来的两倍
ISE Simulator – 速度最高是原来的4倍
布局和布线 – 平台为原来的两倍
SmartGuide™ 技术 – 平均提高两倍
SecureIP – 对PowerPC®, MGT, 和 PCIe® 仿真速度 是原来的两倍以上:
-Mentor ModelSIM 6.4b 及更高版本
-Cadence NCSim 8.1 S009 及更高版本
-Synopsys VCS-MX 2008.09 及更高版本

多处理器支持- ISE设计套件支持多线程布局布线。此外,SmartXplorer 支持计算场系统(负载均衡功能以及Sun计算网格引擎),从而能够让用户每天完成更多次设计反复,更高效地试探多种选择以获得尽可能高质量的设计结果(QoR)。

第二代SmartGuide 技术- 在对非关键路径之外的部分进行小的设计更改时,用户可以将重新实施的部分限制在受影响的区域。这即实现了业界最快速的设计反复,同时也极大降低了设计流程后期的设计风险。

PlanAhead 设计分析工具包含在所有ISE设计套件版本和 ISE WebPACK中 – PlanAhead工具理顺了FPGA设计流程,其无与伦比的布局规划和设计分析功能可帮助用户更快速地将产品从设计推向市场并获得最优的设计结果。

利用PlanAhead工具一键插入ChipScope Pro内核 - 允许用户利用方便的PlanAhead 图形化工具界面插入ChipScope探头内核,这样他们就可以将更多时间用于设计方法而非工具本身,从而大大提升生产力。

高级优化技术和功耗估算工具可将动态功率降低10% - 逻辑重新综合在Placer中利用全局时钟缓冲器来代替大扇出寄存器时钟,减少了开关单元和时钟门控的数量。 无向量功率估算和更高的功率估算精度简化了尽早制定功率预算的过程。

综合功能的改善 - 综合方面进行诸多改善,例如更好地处理BRAM字节写入使能模式,改善双端口BRAM的处理,更好地吸收DSP模块寄存器以提高面积利用率并提高性能。

存储器占用改善 - 综合和实现流程的优化可将存储器利用率提高28%(对于200K逻辑单元以上的设计改善超过30%)。

ISE设计套件:DSP 版本(DSP Edition)
ISE设计套件:DSP版本除了基础FPGA设计工具和技术提供了针对DSP算法、系统和硬件开发人员需求而优化的DSP开发工具和IP。
ISE设计套件: DSP 版本包括:
•ISE设计套件:逻辑版本中的所有工具、IP和技术
•System Generator for DSP
•AccelDSP™ 综合工具
•DSP专用 IP

扩展平台支持 - 支持在Red Hat Enterprise Linux 4 WS (32 and 64 bit)上运行System Generator for DSP 和MATLAB® R2008b软件,设计人员能够更好地利用可用的资源。 支持Linux还方便了企业为有大量客户的企业采用集中服务器部署方式。在System Generator中采用最大规模器件的客户现在可以通过64位OS访问更大存储器。

System Generator与SDK集成 - System Generator for DSP和软件开发套件(SDK)的更紧密集成支持算法开发人员利用SDK软件开发环境完成设计中面向嵌入式处理器的部分。

扩展AccelDSP LogicCore映射 - 在RTL 生成过程中,AccelDSP现在可以利用Core Generator系统中的LogiCORE™ IP。每个操作府都针对目标器件优化。这一过程保证了到目标硬件资源的映射。这样与前一个主要版本相比,除了Fmax性能提高一倍以外,还可以获得更高性能并减少面积操作符。

AccelDSP综合工具提供更多报告- 报告列出了所有操作符、输入和输出位宽度、流水线延迟以及LogiCORE映射是否用于特定的模块,从而可进一步提高生产力和设计结果质量。

ISE设计套件: 嵌入式版本 (Embedded Edition)

ISE设计套件:嵌入式版本提供的嵌入式开发工具和IP专门针对需要在设计中采用嵌入式处理器的开发人员需求而优化。此外,嵌入式版本还包括了基础FPGA设计工具和技术。

ISE设计套件:嵌入式版本包括:
•ISE设计套件:DSP版本中的所有工具、IP和技术
•嵌入式开发套件(EDK)和Platform Studio
•包括MicroBlaze™ 软内核处理器在内的嵌入式专用IP

独立软件开发套件(SDK)- 嵌入式处理器软件开发环境现在可做为独立产品提供。 SDK 为软件开发人员提供了功能丰富的SDK 代码编辑器和编译环境、源代码版本管理以及与嵌入式目标无缝连接的调试和建模功能。

改进了EDK与 ISE Project Navigator的集成 - Project Navigator与EDK更好的互操作性支持更无缝的开发环境。

利用Base System Builder (BSB)创建多内核设计- 用户现在可以在Base System Builder内创建采用双硬和/或软内核处理器的嵌入式设计。 与此前版本的EDK相比,BSB为设计人员提供了一个更为自动化的方式在设计中使用多处理器。

多端口存储器控制器(MPMC)v5 - SDMA缩小了MPMC的规模,特别是对于Spartan Generation FPGA器件可以减少器件面积的使用。
MicroBlaze处理器改进 - 减小面积需求,特别是针对LUT-6架构的设计。

ISE设计套件:系统版本(System Edition)

ISE设计套件:系统版本提供了完整的设计解决方案,支持从针对逻辑设计输入和实现的基础级设计产品直到DSP和嵌入式领域优化产品的所有设计方法。

ISE设计套件:系统版本包括:ISE设计套件:逻辑版本包括:Logic, DSP和 嵌入式三个版本中所有的工具、技术和IP。
•ISE Foundation with ISE Simulator
•PlanAhead 设计和综合工具
•ChipScope Pro
•ChipScope Pro Serial I/O Toolkit
•嵌入式开发套件 (EDK)
•软件开发套件 (SDK)
•System Generator for DSP
•AccelDSP 综合工具

公司信息: 

评论

更新速度好快啊,xilinx 什么时候软件能免费呢,这样也有利于芯片的推广啊,工具用得人多了,自然就会买片子,不然别人无聊在电脑上玩吗?

星期五, 05/01/2009 - 14:57 — liuyongchong

谢谢提问呵呵,这里是赛灵思的回复:
为什么赛灵思要对软件收费?
因为软件与 IP 开发不是免费的。所有企业均须承担固定开支,我们拥有 500 多名软件与 IP 开发工程师。如果我们免费提供软件,那么就必须提高芯片的价格以分摊整个开发成本。这样,我们大量的客户将不得不负担这些开发成本,这对客户来说是不公平的。我们的目的不是以软件和 IP 赢利,而是通过收费来确保所有客户的利益公平化。

构建新一代传媒平台,实现主动式口碑营销!

星期五, 05/01/2009 - 15:06 — 张国斌