CEVA:CEVA-TeakLite-III Datasheet

公司信息: 

更高性能和更低功耗,可满足严格的应用需求

除 32 位处理能力和双 MAC 架构以外, CEVA-TeakLite-III 还采用了 10 级流水线,能够让 65 nm工艺(最差条件和工艺)核的工作速度达到 425MHz。相比 CEVA-TeakLite,在基本运算速度方面,新核的初始性能快达四倍,而在最常用的音频编解码器上的表现则优胜两倍。

针对下一代 Hi-Fi 音频应用,CEVA-TeakLite-III 能支持多倍精度的 32 位数据处理功能,并具有扩大的 64 位数据存储带宽。再利用 FFT 加速器可进一步提升音频性能 并降低功耗。

通过整合 2 个 16 位乘法器、1 个内置维特比 (Viterbi) 加速器和一组 SIMD (单指令多数据) 及并行指令集,3G 多模及便携式音频应用的功能得以增强。利用 10 级流水 线,CEVA-TeakLite-III 可在 90nm G 工艺下以 350MHz 的速度运行,如在最差情况下,也可在 65nm G 工艺下达到 425MHz 的速度。

CEVA-TeakLite-III 主要功能
双 MAC,32 位本地架构
向下兼容 CEVA-TeakLite 和 CEVA-TeakLite-II 核
综合了面向 DSP 和 RISC 的功能
4GB 存储空间
32 位标量单元
32 位寄存器组
64 位存储带宽
32 x 32 MAC 单位,可有效支持高级音频标准
10 级流水线,支持高速设计
嵌入式 CEVA-Quark. 16 位 ISA 支持更高的代码密度
多种子系统方案
全面满足客户的系统要求
适用于企业内部开发的软件工具

由于下一代无线和数字媒体设备需要更大的程序规模、更强的本地帧缓冲和更高效的多任务处理能力, CEVA-TeakLite-III 为代码和数据存储提供了一个 4GB 的线性 地址空间,全面扩充了其前代产品的可寻址存储空间。该核还带有一个 32 位的统一通用寄存器组和一个 32 位的标量单元,利用算术、逻辑、位操作和快速查找表 (LUT) 访问能力及转移预测机制,可以进一步增强其微控制器功能集。

CEVA-Quark. - 16 位指令集架构 (ISA)

CEVA-TeakLite-III 嵌入了 CEVA-Quark. 指令集,它是一种全面的独立式 16 位 ISA,可让客户针对成本敏感的市场开发完整的应用。此外,客户无需使用代码转换, 就可无缝整合 CEVA-Quark 指令和更高级的指令。这样,基于 CEVA-TeakLite-III 的设计就能够获得更高的代码密度,并且只需更少的内存、更小的裸片面积和更低的 功耗。

全面兼容 CEVA-TeakLite 和 CEVA-TeakLite-II DSP 核

CEVA-TeakLite-III 与 CEVA-TeakLite、CEVA-TeakLite-II 和 Oak. DSP 架构完全兼容,可让获得授权方充分利用现有的应用程序以及由 CEVA 和 CEVAnet..第三 方开发团体提供的大型软件安装库。

CEVA-TeakLite-III是一种完全可合成的软核,其设计与工艺独立,故允许获得授权方自行选择最符合自身需要的硅面积、功耗和速度。

CEVA-TeakLite-III 具体应用配置

CEVA-TeakLite-III 属于 DSP 核系列,其每种配置都针对具体应用而设计。每个核均由 DSP 引擎、可配置 L1/L2 存储器和缓存,以及其他系统外设和接口组成。使用 具体应用配置可确保快速部署核,保证整个系统的性能。这样,也能让客户在性能和目标系统级芯片的裸片面积之间取得平衡。

CEVA-TeakLite-III 结构图
开发环境
CEVA-TeakLite-III 附带有基于高级集成开发环境 (IDE) 的软件开发工具,供嵌入式应用程序使用,支持 Windows、Linux 和 Solaris 操作系统, 包括
高度优化的 C 和 C++ 编译器
宏汇编程序和链接器
高级图形用户界面调试器和仿真器
紧密的 MATLAB 双向连接 集
成的图形应用程序概要分析工具
各种实用工具和转换器

提供的项目包括完整、全自动化的参考设计实现以及验证和仿真环境。在实际流片之前,可以将 CEVA-TeakLite-III 设计移 植到 FPGA 进行原型分析和系统集成。 CEVA 和 CEVAnet 第三方团体提供的各种软件、应用程序和算法均支持 CEVA-TeakLite-III。