Cadence 发布 Palladium Z1 企业级仿真平台 开创数据中心级硬件仿真加速新时代

技术要点:
•Palladium Z1是 Cadence全新推出的企业级硬件仿真加速平台,带来超过5倍的仿真吞吐量,平均工作负载效率较直接竞争对手提升 2.5 倍
•数据中心级仿真扩展能力,可实现从 IP 块到系统级芯片(SoC)的全面扩展,容量高达92亿门

公司信息: 

PCB攻城狮看过来!2015 Cadence新技术研讨会诚邀您的参与

图片说明Cadence一致探索并研发EDA新技术,以加速设计并提高我们设计品质!2015 Cadence 新产品成员(OLB,OPE,EDM)如何助推我们的设计效率、全新Allegro PCB系统如何让复杂设计变得更简洁明确、领先的Sigrity 2015在SI/PI又有着怎样的提升?… 我们诚邀您参加"2015 Cadence 新技术研讨会",一起分享最新的Cadence技术。详情请参考会议日程和相关主题演讲介绍。

Cadence推出Voltus-Fi定制型电源完整性解决方案

(Voltus-Fi Custom Power Integrity Solution),提供晶圆厂认证的SPICE级精度晶体管级电源签收解决方案

亮点:
• 采用Spectre加速并行仿真器APS进行SPICE级仿真,提供一流的晶体管级EMIR精度。完善了Cadence的电源签收解决方案。
• 为业界先进制程的FinFET工艺提供一流的精度。

Cadence设计系统公司(NASDAQ:CDNS)今天宣布推出Cadence® Voltus™-Fi定制型电源完整性解决方案(Cadence® Voltus™-Fi Custom Power Integrity Solution),具备晶体管级的电迁移和电流电阻压降分析技术(EMIR),获得晶圆厂在电源签收中SPICE级精度的认证,从而创建了设计收敛的最快路径。新的解决方案采用Cadence Spectre® APS(Accelerated Parallel Simulator)进行签收级别的SPICE仿真,提供业界一流的晶体管级精度,以满足在先进制程上复杂的生产工艺要求,它补充了Cadence Voltus IC电源完整性解决方案中全芯片、模块级电源签收工具,完善了公司电源签收的技术方案。

公司信息: 

Cadence推出新的Protium快速原型开发平台

亮点
● Protium快速原型开发平台与Palladium平台流程兼容,与竞争对手的同类解决方案相比,调试时间缩短了70%

● 新的Protium快速原型开发平台相比上一代产品的容量提高了4倍

● Palladium XP II验证计算平台支持IEEE1801标准的低功耗验证

Cadence设计系统公司(Cadence Design Systems, Inc.)日前发布其新一代快速原型开发平台Cadence Protium,对其系统开发套件进行扩展,增强了软件开发效率,以及在Cadence Palladium XP II验证计算平台中对IEEE 1801低功耗标准的支持。这些对Cadence系统开发套件的扩展可使移动、消费、网络和存储领域的系统和半导体公司有效应对设计中面临的重大挑战,如早期的软件调试时间和功耗的降低。

公司信息: 

cadence原理图设计流程--转载

本文简要介绍了cadence原理图的设计过程,希望能对初学者有所帮助。 一.建立一个新的工程

智原科技采用Cadence数字实现与验证解决方案,提升最大型SoC设计的性能

Cadence设计系统公司(NASDAQ: CDNS)今天宣布,位于台湾新竹的智原科技(Faraday Technology Corp.) 通过采用Cadence®完整的工具流程,已成功完成该公司最大型的SoC (系统单芯片) 项目开发,该项目是用于4G基站的3亿门芯片设计。通过在其分层式(hierarchical) 设计流程中部署Cadence Encounter® 数字设计工具,智原科技的设计团队在短短的七个月内,就完成了这个复杂SoC从输入数据到流片的工作。

公司信息: 

Cadence全新Voltus集成电路电源完整性解决方案助力IDT实现高达10倍的电源签收速度提升

Cadence设计系统公司(NASDAQ: CDNS)今天宣布IDT公司(Integrated Device Technology, Inc.)采用全新的Cadence® Voltus™集成电路电源完整性解决方案,在其旗舰产品上实现了运行时间10倍的性能加速。

公司信息: 

Cadence推出Voltus IC 电源完整性解决方案,提供性能卓越的功耗签收

•新的电源完整性分析引擎具有大规模的并行执行能力,可达10倍的更快性能
•新层次化体系架构支持高达10亿实例的非常大的设计
•在整个设计流程中与关键的Cadence工具紧密结合,包括业界最快速的时序签收解决方案Cadence Tempus(Cadence Tempus Timing Signoff Solution)
•Voltus技术已经通过台积电对16纳米FinFET工艺的IR压降分析和精度以及电迁移规则方面的验证

Cadence设计系统公司(纳斯达克:CDNS)今天推出Voltus™ IC电源完整性解决方案(Voltus™ IC Power Integrity Solution),提供卓越性能的电源分析以满足下一代芯片设计的需要。Voltus™ IC电源完整性解决方案利用独特的新技术并结合Cadence® IC、Package、PCB和系统工具使设计团队在整个产品开发周期更好地管理芯片设计的电源问题,以取得更快的设计收敛。

公司信息: 

Cadence推出Interconnect Workbench,用于进行基于ARM片上系统的性能分析与验证

亮点:
• Cadence Interconnect Workbench优化整合了ARM® CoreLink™ 、CCI-400™、NIC-400™、NIC-301™及ADB-400™系统知识产权(IP)的片上系统的性能。
• 使设计团队能快速生成性能分析测试台,这些测试台之前用手工需要数周时间才能建立。

Cadence设计系统公司(NASDAQ: CDNS)今天宣布推出Cadence® Interconnect Workbench。Interconnect Workbench是一种软件解决方案,在整个片上系统设计过程对互连进行周期精确的性能分析,能在关键流量状况下快速识别出设计问题,并帮助用户改进器件性能、加快产品上市。Interconnect Workbench搭配Cadence Interconnect Validator,组成了一套完整的功能验证与性能检验解决方案。

公司信息: 

威盛科技获授权使用Cadence Tensilica HiFi音频/语音DSP

[[wysiwyg_imageupload:3348:]]Cadence设计系统公司(NASDAQ:CDNS),全球电子设计创新领先公司今日宣布台湾威盛科技(VIA Technologies)已选择Cadence®Tensilica®HiFi Audio/Voice DSP(高保真音频/语音数字信号处理器)用于机顶盒、平板电脑和移动设备的系统芯片(SOC)设计。

公司信息: 

Cadence推出首款支持Dolby Digital Plus with DS1的可授权音频DSP IP

亮点:
• Tensilica HiFi Audio/Voice DSP为小扬声器系统(包含从移动设备到平板电视的各种产品)带来更清晰的语音和更丰富的声音
• Dolby DS1 Mobile改善了移动设备和小扬声器系统的音质

Cadence设计系统公司(NASDAQ股票代码: CDNS)今天宣布其Tensilica® HiFi Audio/Voice DSP成为 Dolby® DS1 for Dolby Digital Plus™ 音频流提供认证解码器的首款知识产权(IP)内核。这款解码器现在已经可以获取,它瞄准手机、平板电脑等移动设备、以及任何带有小扬声器的娱乐资讯系统,如超薄平板电视等设备上面的音频应用。Dolby DS1 for Digital Plus经过优化,实现无失真的音频/语音增强,并能对模糊的对话、极端音量变化以及大多数移动设备上的小扬声器和低功耗放大器所固有的缺陷进行补偿,从而为移动设备用户提供如家庭影院般的音质。

公司信息: 

Cadence推出硅验证的全新高性能数据转换器IP产品系列

亮点:
• 该IP系列比市场上同类IP解决方案的转换速度快10倍
• 高性能IP核助力实现下一代应用,如WiGig (802.11ad)
• IP产品系列多样化,可适应消费、移动、基础设施及行业市场的需求

Cadence设计系统公司(NASDAQ:CDNS)今天宣布推出一套超快速、低功耗的模拟知识产权(IP)产品,设计用以实现下一代高速有线和无线通信应用。对于进行新出现的高速协议开发的设计师来说,这些新产品能独一无二地满足他们的需要。这些高速协议包括WiGig (802.11ad)(运行于60 GHz频段,数据吞吐率可高达7Gbps)、LTE及LTE Advanced等。

公司信息: 

Cadence推出业界首款支持DTS Neural Surround的IP核解决方案

Tensilica HiFi Audio/Voice DSP为汽车和音视频接收器带来家庭影院般体验

亮点:
• DTS Neural Surround是HD Radio规范的一部分
• DTS Neural Surround为汽车和音视频接收器带来身临其境的自然环绕声
• 对增强MP3或其他压缩音乐的上混频性能特别有效
• 扩展了Cadence在Tensilica HiFi IP核方面的音频IP库

Cadence设计系统公司(NASDAQ:CDNS)今天宣布该公司成为第一家提供DTS® Neural Surround®支持的IP DSP供应商。结合Cadence Tensilica HiFi Audio/Voice DSP,DTS Neural Surround为汽车和音视频接收器带来家庭影院般的体验,大幅改善了MP3等压缩媒体类型的上混频音质。

公司信息: 

Cadence推出全新FastSPICE仿真器Spectre XPS,吞吐量比竞品快10倍

亮点:
• Spectre XPS(eXtensive Partitioning Simulator)具有突破性的分区技术,可以在仅用竞争产品二分之一或三分之一的系统内存的情况下,实现更高的容量和更快速的仿真。
• 高性能仿真器提供先进节点、低功耗移动应用所必需的、特别精确的时序分析。
• 新的FastSPICE技术结合现有Spectre环境、方法学和PDK,以达到快速的用户认可和采用。

Cadence设计系统公司(NASDAQ股票代码:CDNS)今天宣布推出Spectre® XPS (eXtensive Partitioning Simulator)。它是一款高性能FastSPICE仿真器,可实现对大型、复杂芯片设计的更快速、更全面的仿真。这款全新仿真器提供了突破性的分区技术,与竞争产品相比速度可高出10倍,将仿真时间从数周缩短至几天。Spectre XPS具有特有的功能,使设计师可以精确测量时序,同时将电压降的影响包含在内,使其成为先进节点、低功耗移动设计的理想选择,因为这些设计中高性能、精确性及更大的版图后仿真验证容量都是必不可少的。

公司信息: 

Dialog半导体获得Cadence的TENSILICA HiFi Audio/Voice DSP IP授权

半导体公司首次利用该IP来开发下一代连接产品
Dialog半导体公司 (法兰克福证券交易所代码: DLG)今天宣布,它已从电子设计创新领先企业Cadence设计系统公司(纳斯达克证券交易所代码: CDNS)获得Tensilica® HiFi Audio/Voice DSP IP的授权。Dialog将开始使用该IP,为其连接产品开发下一代音频解决方案。

Cadence宣布提供首款HDMI 2.0验证IP

对新的高清晰度视频格式的支持助力下一代电视机的开发
Cadence设计系统公司(纳斯达克股票代码:CDNS)今天宣布可提供业界首款支持全新HDMI 2.0规范的验证IP(VIP)。这款VIP使设计师们可以快速彻底地验证其片上系统(SoC)是否符合HDMI 2.0规范,从而加速批量生产的准备时间。这款用于HDMI 2.0的Cadence VIP支持各种主流逻辑模拟器、验证语言及包括UVM(Universal Verification Methodology)在内的方法学。

公司信息: 

Cadence混合信号低功耗设计流程帮助Silicon Labs将新MCU功耗缩减一半

亮点:
• Cadence集成低功耗流程助力实现新款Wonder Gecko微控制器的开发,使其消耗的功耗比竞争产品少了50%。
• 这款MCU由Energy Micro开发。Energy Micro现在隶属于Silicon Labs,从2007年建立之日起,它已使用Cadence的流程开发了大约250款基于ARM的MCU。

Cadence设计系统公司(NASDAQ: CDNS)今天宣布,Silicon Labs采用完整的Cadence® 混合信号低功耗设计流程,使其最新款节能型基于ARM® 微控制器单元(MCU)的功耗大幅降低了50%。Silicon Labs表示,搭载了ARM Cortex®-M4核心的新款EFM32 Wonder Gecko,比竞争对手MCU要少消耗50%的功耗,即使运行在更高的温度,也能延长电池使用时间。这款微控制器瞄准对功耗敏感的应用场合,例如智能能源和自动化领域,无论在活动还是在睡眠模式下均可实现低功耗运行。

公司信息: 

TSMC 和 Cadence 合作开发3D-IC参考流程以实现真正的3D堆叠

亮点:
• 新参考流程增强了CoWoSTM (chip-on-wafer-on-substrate)芯片设计
• 使用带3D堆叠的逻辑搭载存储器进行过流程验证

Cadence设计系统公司(NASDAQ:CDNS)今天宣布,台积电与Cadence合作开发出了3D-IC参考流程,该流程带有创新的真正3D堆叠。该流程通过基于Wide I/O接口的3D堆叠,在逻辑搭载存储器设计上进行了验证 ,可实现多块模的整合。它将台积电的3D堆叠技术和Cadence®3D-IC解决方案相结合,包括了集成的设计工具、灵活的实现平台,以及最终的时序物理签收和电流/热分析。

Cadence推出Palladium XP II验证平台和系统开发增强套件

要点概述:
• Palladium XP II 验证平台使得验证效率提高两倍,芯片上市时间缩短四个月
• 系统开发增强套件为嵌入式 OS 验证交付速度提高 60 倍,并且使软/硬件联合验证的性能提高 10 倍

Cadence 设计系统公司 (NASDAQ:CDNS) 今日推出 Palladium® XP II 验证计算平台,它作为系统开发增强套件的一部分,可显著加快硬件和软件联合验证的时间。Palladium XP II 平台是屡获殊荣的 Palladium XP 仿真系统的更新产品,最多可以将验证性能再提高 50%,更将其业界领先的容量扩展至 23 亿门。通过降低功耗并提高容量,客户现在可以在更小的系统配置上运行更多的测试,从而降低总体拥有成本。

公司信息: 

DIALOG半导体获得CADENCE的TENSILICA HIFI音频/语音DSP IP授权

半导体公司将首先利用该 IP 开发下一代连接性产品

Dialog半导体有限公司(法兰克福证券交易所代码:DLG)今日宣布,公司已从全球电子设计创新领袖 Cadence Design Systems, Inc.(纳斯达克证券代码:CDNS)获得 Tensilica® HiFi音频/语音 DSP IP 的授权。Dialog 将首先利用该 IP 为其连接性产品开发下一代音频解决方案。

公司信息: