Mouser推出全新可编程逻辑技术网站

Mouser推出全新可编程逻辑技术网站

Mouser Electronics宣布在Mouser.com上推出其最新的技术网站,专注于可编程逻辑技术。 该全新网站有助于工程师了解有关不同类型可编程逻辑技术的更多信息和识别适用于特定应用的理想元器件。

可编程逻辑器件(PLD)各不相同,从单颗芯片上集成的数字逻辑的简单组合,到复杂可编程逻辑器件(CPLD)和现场可编程栅极阵列(FPGA)。 硬件器件可设计为专用集成电路(ASIC)所需的任何逻辑功能,并且能在生产后再编程,使单个器件适用于多种应用。

公司信息: 

第2章 可编程逻辑器件设计方法(《EDA原理及应用》课件)

第2章 可编程逻辑器件设计方法(《EDA原理及应用》课件)

Altera MAX V 开发套件应用全攻略电子书正式发布啦!欢迎下载!

电子设计师要如何应对来自面市时间、低成本、低功耗、复杂功能集成方面的种种压力?显然,在电路设计上,把变与不变结合起来是最高的境界,在具体实现上,在保持电路的继承性的同时让CPLD或者FPGA来满足灵活性需求是个不错的设计选择。为了让更多人了解CPLD器件给系统设计带来的好处,Altera联手电子创新网举办了Altera MAX V CPLD开发套件试用活动!此活动受到了工程师朋友的热烈欢迎,很多参与试用的工程师分享了精彩的博文,本电子书就是在这样的背景下产生的。

 
Altera公司推出的MAX V CPLD同时实现了低成本、低功耗和新特性,其独特的非易失体系结构以及业界密度最大的CPLD,是提升设计灵活性的最佳选择,MAX V器件非常适合各类市场领域以及对功耗敏感的各种通用设计,包括:固网和无线中的I/O扩展、工业和军事应用中的接口桥接(例如,在不同的电压和I/O标准之间)、消费类中的功耗管理控制、排序或者监控、计算机和存储中的配置控制(例如,FPGA和闪存控制)、广播领域的初始化控制(例如,DSP和处理器控制)以及汽车电子方面的模拟控制(通过脉冲宽度调制器进行)。

公司信息: 

MAX V CPLD与LM3S9B6 EPI接口设计---MAXV开发板试用笔记(龚建)

                         1.ARM 单片机的EPI总线概述
LM3S9B96为TI推出的Cortex M3单片机,是LM3S系列中功能最多的.
LM3S9B96 具有EPI总线接口,使用十分灵活,具有以下几种工作模式.


  1. SDRAM模式,采用复用地址和数据的方式可以和SDRAM连接

  2. 主机总线模式,和传统的8051,PIC,AVR等单片机类似,可以配置成8位,16位,复用数据地址和非复用模式

  3. 通用模式,可以和FPGA/CPLD高速通信

  4. GPIO模式,由FIFO控制,速度可控.

  5. MAX V CPLD与EPI的连接

MAX V开发板DIY之八色VGA(胡建超)

前两天写了一个1602LCD液晶屏的程序,感觉意犹未尽,大家都发表了那么多篇博文了,索性我也多写几篇吧,但是考虑开发板的资源和论坛上大家发表的博文,再写点什么好呢?毛爷爷曾说,自己动手,丰衣足食,南泥湾都能变成陕北的好江南。那我就接着DIY吧。考虑到CPLD做算法资源有限,本次DIY了一个VGA接口。开发板的扩展口还是比较多的,况且VGA接口占用IO口比较少,但是开发板上没有DA芯片,再重新做DA的面包板又要很多时间,所以就做了一个简单八色VGA显示,权当抛砖引玉。
首先找一个VGA母头,特别注意下VGA接口的连接方法,VGA接头分为公头(插针)和母头(孔)如图1,一般电脑显示器上的接口都是公头,所以要先做一个母头,如图2。母头的管脚分布和公头的管脚分布是左右颠倒的(梯形口同向)。

MAX V开发板试用报告二:MAX V CPLD的简单使用

MAX V开发板试用报告二:MAX V CPLD的简单使用
下面以一个控制LED闪烁的测试程序为例一步步详细地演示MAX V CPLD的简单使用,仅仅适用初学者,熟练者飘过或者跳到最后作为专家回答下问题,希望不吝赐教啊!
1). 打开Quartus-II软件,选择File-New…新建一个工程,如下图示:
[[wysiwyg_imageupload:693:]]
2). 按OK后,在按Next进入目录、文件名、顶层模块设置页面,如下图示:
[[wysiwyg_imageupload:694:]]
设置好目录,填好模块名字后按Next。

个人总结的MAX V CPLD Development Kit Board的一些独特之处

个人总结的MAX V CPLD Development Kit Board的一些独特之处:1、PCB结构:4层板2、电源方案采用Linear公司最新推出的电源管理器件LTC3670为CPLD供电,通过跳帽选择实现了CPLD的VCCIO从1.2V~3.3V可变。LTC3670 的同步降压型稳压器实现高达 93% 的效率,而恒定频率、电流模式工作最大限度地降低了噪声,同时实现了快速瞬态响应。内部 LDO 仅需要 150mV 压差电压,提供了两个额外的低噪声输出。LTC3670 的突发模式工作在无负载情况下最大限度地将静态电流降至仅为 70uA,从而最大限度地延长了电池工作时间。其它特点包括电源良好引脚、内部软启动和内部补偿。3、USB Blaster结构:利用MAX II之EPM240M100_1实现了嵌入式的Blaster,使得系统下载更加快捷、安全、可靠。4、外围借口2个电机驱动接口、1个扬声器驱动接口、1个反应电容、2个CPLD引脚扩展接口。

MAX V开发板注意事项

       昨天中午接到电子创新网的电话,说我被选为第二批试用用户,我简直不敢相信,我在altera中文论坛看到有这么一个活动,我也是试试看,没抱多大希望,因为之前其它一些论坛也搞类似的活动,但我从没申请到,所以在此感谢电子创新网和ALTERA公司,给了我这样一个在校学生接触新品和锻炼学习的机会。
        今天中午我就拿到板子了,板子比较小,但很精致。下面就结合我自身的体会说几点注意事项:
1、板子的资料都在我们安装的那个(maxv_5m570z_cpld_v11.1.0.exe)软件下面,安装完后大家就可以到安装目录下面找到板子的资料,有原理图,用户手册,还带了几个例程,不过都是用VHDL写的。
2、板子上U6,U8没有焊接,不知道是什么原因。
3、开发板是直接用USB供电和下载的,类似于51单片机,但是第一次借上去要装usbblaster的驱动,大家可以打开quartus软件,利用这个软件来装,一般能自动就检测到了。装好驱动之后,USB端口旁边的黄灯就会亮起来。
4、要是开发板上有一些扩展口,可以方便大家做实验,可能也是考虑到低成本因素吧。

MAX V CPLD串口发送数字

作者:刘文涛
     说实在的我自己真没想到自己会拿到这块板。当时一个以前的同事发链接过来说有ALTERA有新的产品出来,可以申请免费试用。我跟他说最近有个项目开始做哪有时间弄这个咯。同事回我说“花两分钟填下资料咯,能不能申请到还是问题,万一拿到了,你没时间我可以用啊”。于量我填了。完了我都记不得有这么一回事了,一星期左右吧,张国斌先生打电话跟我说申请到了。
    拿到板后我一看,唉呀怎么只有一块空空的板呀,哪不还得自己找资料啊,怎么原理图啊,DATASHEET啊,当时就晕了。这倒不是我懒,主要是没时间啊。后来是张国斌先生发了些资料给我,在这里非常感谢!
    接下来做点什么好呢? 板上的资源不多如果要做点实用的东东呢,哪得另打一块PCB,折腾!想来想去既然CPLD我们用得最多的还是IO接口的扩展。哪我干脆做一个串口发送接口好了。
   该实例MAX V每秒钟用串口的方式向外面发送数字0-9,重复发送。串品的波特率,位数可以设置。

基于MAX®V开发板对PWM脉宽调制

MAX®V开发板PWM脉宽调制
     首先应当了解手上的硬件资源,合理的分配能够节省很多时间,这应当是硬件研发迈出的第一步。
       硬件:MAX®V开发板
软件:QUARTUS II 11.0 (开发板必须要用10.1以上版本)

MAX® V CPLD开发板上手小计

MAX® V CPLD
非常感谢张主编,网站提供的这次难得的机会,
板子简约的架构,听说MAX® V 系列的功耗降低了50%之多,真是不容小觑,得用示波器测量一下,芯片给力呀!!
可惜手上项目催的要命,哎。。。

MAX V开发板BST使用体验

 第一批即获得通过参加电子创新网的《ALTERA MAX V CPLD开发套件试用》活动,兴奋之余对于MAX V开发板充满了期待,15号收到由创新网寄来的开发板,跑了些Demo,有些体会和大家分享。

Show一下MAX V的开发套件

感谢Eetrend,拿到了MAX V的开发板,早就已经拿到手了,最新版的Quartus 11也装上了,简单体验了一把,现在正在看文档。先Show下吧[[wysiwyg_imageupload:520:]][[wysiwyg_imageupload:521:]][[wysiwyg_imageupload:522:]]     其实心里面还是挺亏欠的,拿到了一直没有太多时间去研究。其实最早知道这个活动是通过另一个论坛里,一位朋友发了个链接,我就跟了过来,发现有这样的好事。当时只记得是Altera了,甚至都没有仔细去看,以为是最新的FPGA,想着整一个回来,弄个DSP的核,跑跑电机控制的程序,多好啊。申请完了才发现是CPLD,呵呵~~既然已经收到了,就好好利用下,在消化吸收文档的基础上,做点儿东西与大家分享下,大家也多批评指正。

莱迪思发布新款ispLEVER CLASSIC设计工具套件

设计软件包括从项目的概念设计到产生一款编程器件所需的一切设计软件包括从项目的概念设计到产生一款编程器件所需的一切 专为超低功耗ispMACH 4000ZE CPLD和大批量成熟的莱迪思可编程器件提供更好的设计支持
莱迪思半导体公司(NASDAQ: LSCC)今日发布ispLEVER® Classic 1.5版设计工具套件。现在这个基于Windows的新版本可以免费从莱迪思网站下载并申请许可证 www.latticesemi.com/ispleverclassic

公司信息: 

Altera MAX V CPLD开发套件试用活动正式启动!欢迎报名参加赢取惊喜奖品!

MAX® V CPLD是市场上最具性价比的器件MAX® V CPLD是市场上最具性价比的器件电子设计师要如何应对来自面市时间、低成本、低功耗、复杂功能集成方面的种种压力?显然,在电路设计上,把变与不变结合起来是最高的境界,在具体实现上,在保持电路的继承性的同时让CPLD或者FPGA来满足灵活性需求是个不错的设计选择。为了让更多人了解CPLD器件给系统设计带来的好处,Altera联手电子创新网从即日起正式启动“Altera MAX V CPLD开发套件试用活动”!欢迎工程师朋友报名体验!

公司信息: 

总功耗比同类产品降低近50%!Altera发售新的MAX V CPLD系列

MAX V系列Altera公司(NASDAQ: ALTR)今天宣布推出MAX® V器件系列。与竞争CPLD相比,MAX V系列总功耗降低了一半,同时保持了最初MAX系列独特的瞬时接通、单芯片和非易失特性。新的MAX V CPLD密度范围在40到2,210个逻辑单元(LE)之间,具有低功耗和高性能特性,非常适合各类市场领域中的通用和便携式设计,包括,固网、无线、消费类、计算机/存储、汽车电子和广播等。

公司信息: 

莱迪思半导体:不走寻常路,只爱低密度

莱迪思半导体VP兼高密度解决方案总经理Sean Riley作者:张国斌
在FPGA领域领头羊赛灵思等公司不断以新的工艺技术实现更高性能高密度FPGA的时候,FPGA领域的另一个玩家莱迪思半导体(Lattice)却选择了另一条道路,“虽然我们的产品线中也分高密度、低密度,但是与其他玩家的产品相比,我们更看重低密度产品。” 莱迪思半导体VP兼高密度解决方案总经理Sean Riley在接受电子创新网等媒体采访时表示,“其实我认为低密度可编程器件有更大的需求,08年金融危机爆发后,其他可编程器件厂商的收入都降低了,我们反而增加了10%。所以lattice关注低端中密度FPGA,我们不关注高密度高端FPGA。”

公司信息: 

FPGA\CPLD设计者的五项基本功

FPGA设计者的5项基本功
《佟林传》里,佟林练的基本功是“绕大树、解皮绳”,然后才练成了什么“鬼影随行、柳叶绵丝掌”。
在我看来,成为一名说得过去的FPGA设计者,需要练好5项基本功:仿真、综合、时序分析、调试、验证。
对于FPGA设计者来说,练好这5项基本功,与用好相应的EDA工具是同一过程,对应关系如下: